L’attività’ di ricerca condotta in questo esperimento riguarda principalmente lo studio e la realizzazione di link seriali per la trasmissione di dati e segnali a latenza fissa ed a basso jitter. Tali caratteristiche sono richieste nei sistemi di trigger e di sincronizzazione degli apparati di Fisica Nucleare e di Alte Energie e costituiscono un elemento fondamentale nella definizione delle tecnologie utilizzabili in questo settore.

Sebbene i SerDes a bordo delle FPGA non offrano direttamente le caratteristiche richieste in termini di latenza e jitter, gli studi condotti mostrano come lo spostamento nella logica della FPGA di alcune delle funzionalità svolte dal SerDes ed un diverso approccio alla sincronizzazione dei molteplici domini di clock presenti al suo interno possano offrire una latenza di trasmissione fissa.

Il programma di ricerca include anche uno studio sistematico dell’effetto della codifica e del payload sul jitter transfer. Si sono caratterizzate codifiche quali quelle adottate dal chip-set Agilent G-Link (CIMT), il sistema TTC sviluppato al CERN (Bi-Phase Mark) e lo scrambling a 64 bit proposto nel programma di ricerca GBT attualmente in fase di sviluppo al CERN. Queste codifiche sono state confrontate con lo standard industriale di riferimento 8b10b, al fine di valutare vantaggi e svantaggi delle varie tecniche anche in funzione di particolari tipi di payload trasferiti. A titolo di esempio, si sono studiati gli effetti deterministici legati alla trasmissione di un event counter o bunch-crossing in un esperimento su fascio, in cui il payload e’ una sequenza binaria con una distribuzione esponenziale degli intervalli temporali tra due eventi consecutivi.