LNL: FPGA BASED DATA ACQUISITION AND CONTROL SYSTEM FOR A CHARGED PARTICLE DETECTOR CHIP
LABORATORI NAZIONALI DI LEGNARO
TIROCINI PROPOSTI PER LA LAUREA MAGISTRALE IN FISICA a.a. 2015/16 1) Titolo: FPGA based data acquisition and control system for a charged particle detector chip 2) Luogo, periodo di svolgimento e durata: LNL, laboratorio presso le Alte Energie; 100 ore o 4 settimane; luglio-settembre 2016 3) Responsabile delle attività: Gianmaria Collazuol, gianmaria.collazuol@unipd.it 4) Breve descrizione delle attività e delle competenze acquisite dallo studente: Lo stage proposto ha come obiettivo principale il design e l'implementazione di un sistema di acquisizione dati basato su FPGA commerciali. Questo comprende la generazione di segnali digitali lenti di controllo, la generazione di segnali veloci di trigger sulla base di operazioni logiche su segnali esterni e lo scambio di segnali digitali sia con un l’interfaccia digitale di un chip “custom” sia con un processore “standard” (ad esempio il processore di un PC). L'applicazione principale a cui e' rivolto e' lo sviluppo di un piccolo sistema di controllo ed acquisizione dati per rivelatori di particelle cariche che consistono in chip con parte attiva e elettronica di controllo e di digitizzazione integrata. Lo stage, dopo una parte introduttiva di insegnamento sull’elettronica digitale, si articola in due fasi della durata ciascuna di 45 ore in cui si acquisiscono varie competenze. La prima fase ha come obiettivo la programmazione dell’FPGA per l’attivazione ed il setup del chip (cui l’FPGA e` collegata in logica TTL-LV). Segue la programmazione dell’FPGA per l'acquisizione dei segnali digitali di chip e il processamento logico degli stessi. Questo viene ottenuto programmando l'FPGA in VHDL tramite l'apposita suite software QUARTUS. Lo studente acquisisce competenze sui sistemi di controllo ed acquisizione real-time e processamento digitale di segnali. La seconda fase ha come obiettivo la programmazione dell'FPGA per scambiare dati con un sistema esterno (in particolare con un PC esterno o con un processore integrato con l’FPGA, in un “sistema-on-chip” o SoC) e la construzione di un piccolo sistema di acquisitione e controllo. Lo studente acquisisce competenze sul trattamento di flussi di dati attraverso vari tipi di protocollo di comunicazione, fino ad essere in grado di implementare un sistema completo di acquisizione. 5) Numero massimo di studenti ammessi: 3

DATA: 01-07-2016

Sito Collegato : http://www.dfa.unipd.it/

Istituto Nazionale di Fisica Nucleare - Piazza dei Caprettari, 70 - 00186 Roma
tel. +39 066840031 - fax +39 0668307924 - email: presidenza@presid.infn.it